Intel 18A、ウェハ間歩留まり問題を解決か
Intel 18Aプロセス技術のウェハ間歩留まりばらつき問題が解決されたと報じられた。月産15,000枚体制への移行も進行中だが、依然として欠陥密度やパラメトリック歩留まりなど克服すべき課題は残る。
Intelは、最先端の1.8nm級プロセスノードである18Aにおいて、ウェハ間の歩留まりばらつき問題を解決したと報じられた。半導体調査会社BlueFin Research Partnersが顧客向けメモで明らかにした内容を、Tom’s Hardwareが伝えている。この問題の解決により、Intelは同プロセスを用いた製品の歩留まりを安定的に改善できる見通しとなった。
ただし、ウェハ間ばらつきは歩留まり損失の一要因に過ぎない。Intel 18Aが目標とする全体的な経済的歩留まりに達したわけではなく、欠陥密度やパラメトリック歩留まりなど複数の課題が依然として残されている。
18Aプロセスの重要性
Intel 18Aは、同社のファウンドリ戦略の中核をなすプロセスノードである。2025年以降、Intelは自社製品だけでなく、外部顧客向けの受託製造にも18Aを提供する計画を進めてきた。1.8nm級トランジスタを採用し、RibbonFET（ゲートオールアラウンド）とPowerVia（裏面給電）という二つの革新的技術を組み合わせている。
このプロセスが成功するか否かは、Intelのファウンドリ事業の将来を左右する。TSMCのN2プロセス（2nm級）との競争が激化する中、18Aの歩留まりと生産能力は業界全体の注目を集めている。
ウェハ間歩留まりばらつきとは何か
半導体製造における歩留まりは、複数の要因によって決定される。欠陥密度（ランダム欠陥と系統的欠陥）、ウェハ内ばらつき（同一ウェハ上の中心部と端部での寸法均一性やラインエッジラフネスの差）、ウェハ間ばらつき（ウェハごとの歩留まりやパラメトリック歩留まりの差）、そしてパッケージング歩留まりなどが主たる要素だ。
ウェハ間歩留まりばらつきとは、同一の製造フローで処理されたにもかかわらず、ウェハごとに良品の割合が異なる現象を指す。歩留まりの高いウェハと低いウェハが混在すると、生産計画の予測が困難になり、全体的な生産効率が低下する。今回の報告は、Intelがこの問題を解決し、プロセスがウェハ間でより一貫したものになったことを示している。
報告内容の詳細
BlueFin Research Partnersのメモには、「Intel 18Aのウェハ間歩留まり問題は解決された。両サイトで月産12,000～15,000枚への移行が進行中」と記されている。Tom’s Hardwareの報道によれば、この情報が正確であれば、Intel 18Aで製造される製品は、もはやウェハ間ばらつきに悩まされることはない。
また、報告ではIntelがオレゴン州のD1X開発ファブ（モジュール3とみられる）とアリゾナ州のFab 52量産ファブで、合わせて月産約30,000枚のウェハ処理能力を確保しているとされる。これは立ち上げ段階としては堅実な数字だと評価できる。
ただし、歩留まりの全体像は依然として不明である。全体的なダイ歩留まりやパラメトリック歩留まりの情報がなければ、Intelが実際に十分な数のCore Ultraプロセッサを生産できるかどうかを判断するのは難しい。
残る課題
ウェハ間ばらつきの解決は前進だが、18Aの歩留まりを決定する他の要因は依然として改善の余地がある。欠陥密度が目標水準に達しているか、パラメトリック歩留まり（欠陥はないが性能や消費電力の仕様を満たさないダイの割合）が最適化されているか、信頼性スクリーニング（バーンインテストに合格するか）も重要な要素だ。
Intelは以前、18Aの歩留まりを月7％改善していると述べていた。今回の解決により、この改善が予測可能な時間枠内で目標に到達することが期待される。しかし、具体的な数値が公開されていない以上、外部からの評価は限定的にならざるを得ない。
競合との比較
TSMCは2025年にN2プロセスの量産を開始し、2026年にはN2P（性能強化版）の立ち上げを計画している。AppleやAMD、Qualcommといった主要顧客を抱えるTSMCに対し、Intelはファウンドリ市場でのシェア拡大を目指している。
Intel 18AがTSMC N2に対して競争力を持つためには、歩留まりだけでなく、性能、消費電力、コストの各指標で優位性を示す必要がある。ウェハ間ばらつきの解決は、その第一歩として重要な意味を持つ。
編集部の見解
短期的には、今回の報告がIntel 18Aの信頼感回復に寄与する可能性がある。ウェハ間ばらつきの解消により、歩留まり改善のペースが安定化すると見られる。ただし、欠陥密度やパラメトリック歩留まりといった他の要素が未解決であり、量産製品の出荷時期に影響が出る可能性は否定できない。部分的な課題解決が全体の成功を保証しない点は認識すべきだ。
長期的には、Intelが18Aで目標とする経済的歩留まりの達成がファウンドリ事業の成否を分けると評価する。TSMCのN2が確固たる実績を築く中、Intelは技術面での差別化が不可欠である。自社製品と外部顧客へのキャパシティ配分も生産計画の複雑さを増す要因となる。月産30,000枚の処理能力は立ち上げ段階として及第点だが、大量受注にはさらなる拡大が必要であり、楽観は時期尚早と言える。
編集部としては、ウェハ間ばらつきの解決が真に困難な核心課題だったのか、あるいは氷山の一角に過ぎないのかを論点として提起したい。Intelのファウンドリ顧客がこの報告をどの程度信頼するかも注目される。歩留まり以外の改善について、Intel自身の公式発表が待たれる。
参考
- Tom’s Hardware — 2026-07-03T10:49:40.000Z公開
よくある質問
- Intel 18Aのウェハ間歩留まり問題が解決されたのは本当か
- 半導体調査会社BlueFin Research Partnersが顧客向けメモで解決を報告している。Tom's Hardwareがその内容を伝えており、情報が正確であればIntel 18Aのプロセス一貫性が向上したことを示す。ただし、Intel自身の公式発表ではないため、確定的な判断には注意が必要だ。
- ウェハ間歩留まりばらつきが解決されたことで、Intel 18Aは完全に問題ないのか
- ウェハ間ばらつきは歩留まり損失の一要因に過ぎない。欠陥密度、ウェハ内ばらつき、パラメトリック歩留まり、信頼性スクリーニングなど、他の要素が依然として残っている。全体的な経済的歩留まりが目標に達したわけではない。
- Intel 18Aの生産能力はどの程度か
- 報告によれば、オレゴン州のD1X開発ファブとアリゾナ州のFab 52量産ファブで、合わせて月産約30,000枚のウェハ処理能力を確保している。さらに両サイトで月産12,000～15,000枚への移行が進行中とされる。 ## 参考 - [Intel 18A wafer-to-wafer yield issues fixed, report claims — says production up to 15,000 wafers per month at both sites](https://www.tomshardware.com/tech-industry/semiconductors/intel-18a-wafer-to-wafer-yield-issues-fixed-report-claims-says-production-up-to-15-000-wafers-per-month-at-both-sites) — 2026-07-03公開
コメント