スペースシャトルI/Oプロセッサの基板を解析

スペースシャトルは5台の汎用コンピュータを搭載し、エンジン制御からセンサ監視、航法計算、宇宙飛行士へのデータ表示に至るまで、飛行の全局面を支えていた。各コンピュータは約27キログラムのアルミニウム合金製ボックス2つで構成される。右側のボックスがCPU、32ビットプロセッサであり、秒間42万命令を実行した。これらのコンピュータはマイクロプロセッサが普及する前に設計されたため、プロセッサは簡素なチップを詰め込んだ複数の基板で構成され、DRAMではなく磁気コアメモリを採用していた。

左側のボックスがI/Oプロセッサ（IOP）である。IOPはCPUとシャトル全体を結ぶ役割を担い、コンピュータの入出力機能を実装した。主として24の高速ネットワークを介してシャトルの各システムやセンサと接続する。しかしIOPは単なる周辺装置ではなく、独立したプログラム可能なコンピュータであり、メインCPUよりも複雑な構造を持っていた。

IOPの特異なアーキテクチャ

IOPは異例のアーキテクチャを採用していた。それは初期のマルチスレッドコンピュータの一つであり、25の仮想プロセッサを単一の物理プロセッサ上で動作させる。しかも仮想プロセッサは完全に異なる2種類の命令セットを持ち、それぞれが独立した処理を実行する。この設計により、多様な入出力処理を並行して扱うことが可能となった。

IOPの中央演算部分にはIBM AP-101Bプロセッサが使われていた。AP-101Bは32ビットのアーキテクチャを持ち、前述の通り秒間42万命令の処理能力を備える。この処理速度は現代のCPUと比較すれば極めて低いが、宇宙機の制御には十分な信頼性を提供した。

回路基板の実態

筆者はI/Oプロセッサから2枚の回路カードを入手した。各カードは約9インチ×3インチ（約23cm×7.6cm）の長方形で、極小のチップや部品が密集している。IBMの用語では、これらのカードを「ページ」と呼ぶ。

2枚のページのうち、上面のページはネットワークインターフェースである。4つのネットワーク接続を提供し、それぞれが毎秒1メガビットの速度で動作する。IOP全体では6枚のネットワークインターフェースページを搭載し、合計24のネットワーク接続を実現する。下面のページはIOPのプロセッサが使用するマイクロコードを格納するPROMページである。マイクロコードは各命令を定義する低レベルのコードであり、白と金色のチップ列がマイクロコードのビットを保持する。プログラミングは各1ビットに対応する金属ヒューズを溶断することで行われた。

ネットワークアーキテクチャの詳細

スペースシャトルは28のデータバスネットワークを備え、各コンピュータはそのうち24に接続される。多数のネットワークは高性能と信頼性の両方を確保するために設計され、コンピュータと各シャトルシステムの間には最低2つのネットワークが存在した。特に飛行重大システムには8つのネットワークが割り当てられ、各CRTディスプレイやエンジンコントローラは冗長性のために4つのネットワークに接続されていた。

MIA（Multiplexer Interface Adapter）と呼ばれるネットワークインターフェースページは、その名の通り多重化インターフェースアダプタである。多くのネットワークは「Multiplexer/Demultiplexer」と呼ばれるボックスに接続され、多様なアナログ・デジタルコンポーネントとネットワークの橋渡しを行っていた。MIAページには集積回路やその他の部品が高密度に実装され、プリント回路基板上に複雑な配線が施されている。

マイクロコード用PROMページ

PROMページはIOPのプロセッサが実行するマイクロ命令を保持する。このページには白と金色のセラミックパッケージが整列し、各パッケージはヒューズROMと呼ばれる読み出し専用メモリである。ヒューズROMは、製造時に意図的にヒューズを溶断することでデータを書き込む。1ビットに相当するヒューズが存在し、溶断されたヒューズは1を、そのまま残ったヒューズは0を表す。この方式は高速かつ信頼性が高く、宇宙用途に適していた。

技術的意義と位置づけ

スペースシャトルのI/Oプロセッサは1980年代初頭に設計されたコンピュータシステムでありながら、マルチスレッド処理やハードウェアレベルでの仮想化といった、後のプロセッサ設計に先駆けとなる概念を実装していた。磁気コアメモリやヒューズROMといった古典的な技術と、革新的なアーキテクチャが同居する点は、宇宙機システム独自のトレードオフを反映している。

これらの回路基板は現在もコレクターズアイテムとして高い関心を集めており、技術史の観点からも重要な資料である。筆者の入手した2枚のページは、スペースシャトルコンピュータの複雑なI/Oシステムを理解するための貴重な窓口となる。

編集部の見解

本件は単なるレトロコンピューティングの話題にとどまらない。スペースシャトルのI/Oプロセッサが実現していたハードウェアマルチスレッドは、現代のGPUやネットワークプロセッサが多用するSMT（Simultaneous Multithreading）の先駆けと評価できる。今後3〜6ヶ月の範囲では、こうした古典的な設計がAIアクセラレータやエッジデバイスの省電力アーキテクチャのヒントとして再評価される可能性がある。特に、ヒューズROMのような非揮発性・耐放射線性の記憶技術は、宇宙向けチップの設計に再び注目を集めるだろう。 長期的視点では、レガシーシステムの徹底した解析が、将来の宇宙機や高信頼システムの設計原則にフィードバックされる流れが予想される。特に、冗長ネットワークとマルチスレッドの組み合わせがもたらす耐障害性は、自動運転や産業制御の分野でも学びが多い。 編集部からの問いとして、現代のクラウドサーバーやAIチップに求められる信頼性と、スペースシャトルが採用した冗長設計との間にどのような共通点と相違点があるのか、読者にはぜひ考えていただきたい。

参考

• Examining circuit boards from the Space Shuttle’s I/O Processor — 2026-06-28公開